91看片视频APP下载電力是一家專業研發生產電纜故障測試儀的廠家，本公司生產的電纜故障測試儀在行業內都廣受好評，以打造最具權威的“電纜故障測試儀“高壓設備供應商而努力。電纜是通信、測試等係統信號傳輸的重要載體，隨著電纜數量的增多及運行時間的延長，電纜也越來越頻繁地發生故障。電纜線路的隱蔽性及測試設備的局限性，使電纜故障的查找非常困難。本文設計了一種以嵌入式微處理器Nioses為核心的電纜故障檢測儀，應用A／D器件和FPGA組成可變頻率的高速數據采集係統，利用低壓脈衝反射法原理來實現線纜的斷路、短路、斷路點、短路點的檢測與定位。該儀器可廣泛應用於通信維護、工程施工和綜合布線，對市話電纜、同軸電纜等各種線纜進行測試和障礙維護。

1 係統總體結構
  利用低壓脈衝反射法檢測電纜故障。主要原理是：向電纜發送一個電壓脈衝，當發射脈衝在傳輸線上遇到故障時，由於故障點阻抗不匹配，產生反向脈衝，通過計算二者的時間差△T，並分析反射脈衝的特性來進行故障的定性與定位。該方法適用於斷線、接觸不良、低電阻或短路故障的測試。
故障點距離L為：L=V·△T／2。式中，V是脈衝在電纜中的傳播速度。根據反向脈衝的極性可判斷故障性質：斷線或接觸不良引起的反向脈衝為正，低電阻或短路故障引起的反向脈衝為負。
  電纜故障測試儀是一個便攜式電纜故障檢測設備，可利用現代電子技術(如高速A／D技術、異步FIFO技術、現場可編程邏輯陣列FPGA等)來提高集成度和靈活性。係統總體結構如圖1所示。

  脈衝發生電路產生探測脈衝，高速的A／D轉換器對脈衝及其反射回波信號進行采樣，使用異步FIFO作為A／D采樣數據的緩存。軟核Nioses作為係統核心，控製檢測任務的啟動和結束、脈衝發送接收模式的選擇、A／D采樣數據的處理計算、故障性質和位置的判斷及顯示等。其中，軟核處理器和邏輯功能都是在現場可編程邏輯器件中編程實現的。

2 功能及性能指標
短路測試：檢測電纜芯線之間是否有不必要的連接及其位置。
斷路測試：檢測電纜中某芯線是否斷路及其位置。
顯示：顯示測試結果，即測量中開路及短路的位置。
測量範圍：2～1000 m。
測試精度：可選擇2 m和10 m兩種精度。
脈衝振幅：負載開路5 V。
脈衝寬度：20 ns，100 ns。
最大采樣速率：100 MHz。
波形記錄長度：1024點。 
3．1 微處理器係統
簡單來說，Nioses是一種處理器的IP核，設計者可以將它放到FPGA中。Nioses軟核處理器是一種基幹流水線的精簡指令集通用微處理器，時鍾信號頻率最高可達75 MHz。采用Flash來存儲啟動代碼和應用程序，當係統複位或加電啟動時，Flash中的啟動代碼將被執行。采用SDRAM存儲應用程序的可執行代碼和數據，為程序提供運行空間。Nioses軟核與Flash和SDRAM的連接在FPGA中的設計如圖2所示。

3．2 探測脈衝的產生
  故障檢測所用脈衝信號的寬度為20～100 ns，FPGA的工作時鍾可以達到200 MHz，在其中生成減法計數器可產生滿足脈寬要求的脈衝信號。減法計數器產生脈衝的幅度受限於FPGA的工作電平，對檢測來說是不夠的，因此從FPGA中出來的方波脈衝還要經過放大，才可以耦合到被檢測線纜中去。脈衝信號調理電路如圖3所示。SN74LVC4245A用作電平轉換。sta和pulse_input均來自FPGA。

3．3 A／D轉換電路
檢測脈衝的寬度為20～100 ns，相應的數據采樣率在20 MHz和100 MHz之間變化，一般的A／D芯片很難滿足采樣的要求，而用多片A／D芯片在成本和設計上都比較困難。這裏選用美國NS公司的ADC08100，其采樣速率為20～100 Msps，此時采樣的功耗為1．3 mW／Msps，采樣的功耗會隨著采樣時鍾增加而增加，但是采樣的特性不會受到影響，因此在采樣率多樣的係統中一個芯片可以起到多個芯片的作用。根據采樣速率的不同，通過一個時鍾控製模塊產生相應的采樣時鍾信號，使芯片工作在所要求的速率之下，既可以節約成本，又可以簡化設計。ADC08 100和FPGA配合使用，可以方便地改變采樣時鍾，具有很大的靈活性。
A／D轉換電路如圖4所示。探測脈衝及回波信號需要轉換成適合A／D芯片電壓水平的信號後再進行采樣。脈衝在輸入運算放大器之前進行了鉗位處理，采用兩組倒置的二極管並聯，避免脈衝過高而擊穿運算放大器。

3．4 時鍾信號的產生
檢測脈衝的產生、ADC08100的采樣，以及異步FIFO的數據緩存構成了一個高速A／D數據采集係統。這對於各種信號的時間配合要求很高，需要專門的時鍾單元來配合，以使電路工作在正確的時序之下。在FPGA中可方便地定製時鍾模塊來產生A／D采樣時鍾、異步存儲器的讀寫時鍾，以及脈衝發生模塊的計數時鍾。所有的時鍾都是由一個高速的時鍾來實現同步的，並且整個係統是在同一個啟動信號下同步運行的，從而保證了采樣的時序要求。
3．5 電源模塊
係統中既有模擬電路又有高速數字電路，使用電源種類複雜，存在+5 V、+3．3 V、+1．2 V、-5 V等多種電源信號。在電路板設計製作中既要減小高頻數字信號對模擬信號的電磁幹擾，又要避免各種電源之間的幹擾，因此需合理規劃模塊布局及布線走向以提高信號穩定性。

4 軟件設計
軟件設計主要包括FPGA的開發應用、應用程序設計以及液晶顯示器的驅動程序設計等。
4．1 FPGA開發應用
現場可編程邏輯器件FPGA(Field Programming Gate Array)具有高密度、高速度、低功耗、功能強大等特點。在此係統中采用了Altera公司的CycloneII係列器件來實現高速的數據采集、存儲功能，是在QuartuslI 7．1軟件中使用硬件描述語言VHDL來設計完成的。高密度可編程邏輯器件的設計流程包括：設計準備、設計輸入、設計處理和器件編程4個步驟，以及相應的功能仿真(前仿真)、時序仿真(後仿真)和器件測試3個設計驗證過程。
本設計中，主要包括Nioses微處理器、脈衝發生、高速時鍾以及高速數據存儲FIFO等模塊的設計。
4．2 應用程序設計
應用程序控製檢測任務的啟動和結束、脈衝發送接收模式的選擇、A／D采樣數據的處理計算、故障性質和位置的判斷以及結果輸出等。